Arquitecturas reprogramables de procesamiento de flujos de paquetes en redes de datos

Abstract

Las redes de datos experimentan un sostenido crecimiento en cuanto a volumen y complejidad de la información transportada. La necesidad de cursar mayor volumen de datos en el mismo tiempo se traduce en la necesidad de mayores velocidades de transferencia, mientras que la mayor complejidad en la información requiere mecanismos de enrutamiento de paquetes de datos más elaborados. En particular, la virtualización de recursos en las redes actuales plantea nuevas exigencias de procesamiento a los equipos intervinientes en las redes de datos. En el aspecto tecnológico, las plataformas basadas en dispositivos de lógica reconfigurable (FP- GAs) son ampliamente adoptadas para su aplicación en redes de datos. Esto se debe a sus características de flexibilidad, cercanas a las del software; y de desempeño, cercanas a las de circuitos de aplicación específica. Estos dispositivos se encuentran en permanente evolución en cuanto a prestaciones, ofreciendo un amplio conjunto de recursos computacionales de aplicación tanto general como específica al caso de comunicaciones. A fin de diseñar arquitecturas de conmutación adecuadas a un escenario de redes con recursos virtualizados, resulta fundamental conocer los requerimientos que estas redes plantean. Para ello, se analizan en primer término las funciones básicas de procesamiento y conmutación requeridas, llamadas primitivas, y se evalúan las mismas en una implementación real sobre plataformas FPGA. Sobre la base de la arquitectura implementada, se identifica la etapa crítica para su correcto desempeño, la cual es la función de clasificación. Esencialmente, esta función define caminos de procesamiento para cada paquete circulante en base a reglas o filtros previamente definidos; esto la transforma en una pieza esencial para el desempeño de la red. Si bien existe abundante trabajo sobre esta primitiva, la evolución de las redes de datos le impone nuevos desafíos; por lo que es necesario diseñar alternativas que se adapten a ellos. Entre estos desafíos, se destacan las necesidades de clasificación multi-campo y multi-coincidencia. La primera requiere considerar múltiples campos de un paquete para tomar una decisión sobre ´el, mientras que la segunda requiere que la decisión tomada se base en múltiples reglas coincidentes. Por otro lado, el uso de recursos virtualizados requiere comúnmente actualización dinámica frecuente del conjunto de reglas, lo cual no era una exigencia en el pasado. De las distintas aproximaciones al problema de clasi cación, se adopta en este trabajo la técnica de descomposición, la cual considera cada campo por separado y luego agrega los resultados obtenidos. Esta técnica involucra dos etapas principales, llamadas búsqueda (lookup) en campos individuales y agregación de sus resultados. En primer lugar, se observa que los trabajos existentes en clasi cación por descomposición no permiten explotar en forma exible el espectro de recursos computacionales que ofrecen los nuevos dispositivos FPGA. Sobre esta base, se presenta una nueva arquitectura de agregación específicamente orientada a combinar e cientemente recursos de lógica combinacional y de memoria, logrando un desempeñoo adecuado a los requerimientos actuales. La arquitectura propuesta se implementa en un FPGA, validando su e ciencia y comparando sus características con las de otros trabajos. En segundo lugar, se observa que las técnicas de búsqueda (lookup) presentes en trabajos relacionados no son en general diseñadas para su óptima interacción con la etapa de agregación utilizada, lo cual afecta el rendimiento de clasi caci on. Para atacar este problema, se analizan exhaustivamente los esquemas de lookup existentes y su aplicación en clasi caci on multi-campo. Sobre esta base, se proponen y evalúan arquitecturas de lookup genéricas y se realizan implementaciones utilizando los distintos recursos computacionales disponibles en un FPGA, ponderando el rendimiento de ellas y su interacción con las arquitecturas de agregación existentes. Los resultados obtenidos aportan criterios de selección del esquema de lookup más adecuado para cada etapa de agregación. En particular, se identi ca un esquema especialmente adecuado a las necesidades actuales, el cual sin embargo presenta serios problemas de implementación, y se propone una optimización especialmente orientada a mitigar los mismos. Finalmente, a modo de generalización de las arquitecturas planteadas y como trabajo futuro, se proponen técnicas para reducción de complejidad del problema de clasi cación, las cuales son completamente generales y aplicables a distintas arquitecturas de clasi cación. Asimismo se estudian conjuntos de reglas reales (rulesets) a n de evaluar las complejidades prácticas de clasi cación. La presente Tesis de Doctorado pretende, en primer término, aportar una nueva base teórica de acuerdo al estado del arte. A partir de ésta, se brindan en segundo lugar criterios de diseño que permitan un mejor entendimiento de los compromisos de implementación en FPGAs, conduciendo de esta forma a arquitecturas más efi cientes. La efectividad de estas implementaciones se demuestra mediante pruebas de concepto sobre plataformas de lógica reconfi gurable, las cuales son crecientemente adoptadas en este tipo de aplicaciones. Asimismo, se busca introducir este an alisis en un contexto de redes de datos con recursos virtualizados, donde los problemas de procesamiento y conmutación plantean nuevos desafíos.